ELEVATOR CONTROLLER

Publication number: JP2048387
Publication date: 1990-02-19

Inventor:

IWATA SHIGEMI

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

B66B1/06; B66B1/00; B66B3/00; B66B5/00; B66B5/02; B66B1/06; B66B1/00; B66B3/00; B66B5/00; B66B5/02;

(IPC1-7): B66B1/00; B66B3/00; B66B5/00


- european:

Application number: JP19880195208 19880804 Priority number(s): JP19880195208 19880804

Report a data error here

Abstract of JP2048387

PURPOSE:To aim at the promotion of small capacity in a read-only memory by counting a program execution time of E<2>PROM, and when the counted value exceeds the setting value, installing a timer means stopping the program execution of the E<2>PROM. CONSTITUTION: A counting timer 137 monitors the program execution time of an option program and a trouble diagnostic program inherent in a building, which belong to an E<2>PROM 133, and when this time exceeds the setting time of a timer 137, execution of the E<2>PROM 133 is stopped, and operation and control over an elevator are carried out by a control program of a read-only memory 132. Consequently, such a possibility that the operation and control of the elevator might be disabled by something wrong in a program of the E<2>PROM 133 is in no case incurred at all, thus such elevator control as safety and excellent in reliability is made possible. In addition, the storage of programs to the E<2>PROM 133 poor in the reliability is also made possible, so that this E<2>PROM 133 is effectively utilizable and, what is more, the promotion of small capacity in the readonly memory 133 is thus accelerated.



Data supplied from the esp@cenet database - Worldwide

Family list 3 family member for: JP2048387 Derived from 1 application.

EC:

Back to JP204

1 ELEVATOR CONTROLLER

Inventor: IWATA SHIGEMI

Inventor: IWATA SHIGER

Applicant: MITSUBISHI ELECTRIC CORP

IPC: B66B1/06; B66B1/00; B66B3/00 (+10)

Publication info: JP2008733C C - 1996-01-11

JP2048387 A - 1990-02-19 JP7039320B B - 1995-05-01

Data supplied from the esp@cenet database - Worldwide

19日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平2-48387

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)2月19日

B 66 B 5/00 1/00

5/00 1/00 3/00 S 6758-3F 7828-3F R 7828-3F

審査請求 未請求 請求項の数 1 (全6頁)

60発明の名称

エレベータの制御装置

②特 願 昭63-195208

②出 願 昭63(1988) 8月4日

⑩発 明 者 岩 田

茂 実

愛知県稲沢市菱町1番地 三菱電機メカトロニクスソフト

ウエア株式会社稲沢支所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

倒代 理 人 弁理士 大岩 増雄

外2名

明細盤

1. 発明の名称

エレベータの制御装置

2. 特許請求の範囲

複数の階床をサービスするエレベータの運行・ 管理を制御するエレベータの制御装置において、 全体を制御し与えられた仕事を実行する中央処理 抜置と、前記エレベータを乗場呼び・かで呼びに 応じて走行・停止させるのに必要ないずれのエレ ベータにも適用できる標準的な運行・管理のため の制御プログラム及び速度指令等のデータを格納 する第1の記憶手段と、ビル固有のオプションプ ログラム及び故障診断プログラム等と格納し、中 央処理装置からデータの書込み可能な第2の記憶 手段と、前記第2の記憶手段の中央処理装置によ るプログラム実行時間を計測するタイマ手段を備 え、前記タイマ手段の計測値が設定時間を越えた 時、前記第2の記憶手段のプログラム実行を停止 させ前記第1の記憶手段の制御プログラムのみに よりエレベークの運行・管理を行うようにしたて

とを特徴とするエレベータの制御装置。

3. 発明の詳細な説明

【産業上の利用分野】

この発明は、マイクロコンピュータによってエレベータを制御するエレベータの制御装置に関するものである。

【従来の技術】

近年、マイクロエレクトロニクスの発展により、LSI、VLSIが安価にしかも信頼性の高い素子として提供されるようになってきており、エレベータの制御装置にも幅広く利用されてきている。例えば、特開昭 6 2 - 1 1 1 8 8 0 号公報には、エレベータ運行・管理用のプログラムを格納する記憶装置として、例えばE²PROM(Electrocally Brasable and Programmable Read Only Memory:以下単にE²PROMという)を利用することが提示されている。

しかし、このE² PROMは、ェレベータの制 御プログラム及びエレベータの制御データを記憶 することができるが、電荷の消去が電気的な方法 で行われる関係上、素子そのものの信頼性がEPROM(Brasable Programmable Read Only Nemory:以下単にEPROMという)と比較すると低く、そのために、E²PROMをエレベータの運行・管理プログラムの格納に全面的に採用されていないのが現状である。

第4 図は、従来のエレベータ制御装置の基本構成を示すブロック図である。

きているので、E² PROMに工事毎のデータ程 度を記憶させるだけでは、E² PROMの空きェ リアが大きくなり不経済であった。

この発明は、上述のような問題点を解消するためになされたもので、E² PROMを制御プログラムの格納に利用できると共に、E² PROMを使用しても、安全で信頼性の高いエレベータの運行・管理を可能にしたエレベータの制御装置を得ることにある。

【課題を解決するための手段】

この発明に係るエレベータ制御装置は、いずれのエレベータにも適用できる標準的な運行・管理のための制御プログラム及び速度指令等のデータを格納する第1の記憶手段と、ピル固有のオブシッと格納する第1の記憶手段と、であるの計数値が設定値を超えた時、第2の記憶手段のプログラム実行を停止させるタイマ手段とを備えてなるものである。

PU2に接続されている。

【発明が解決しようとする課題】

従来のエレベータの制御装置では、EªPRO Mのデータが、例えばプログラム実行中に変化し てしまう可能性があると云う信頼性の観点から、 プログラム空間には使用されず、主にデータ領域 としてしか利用されていない。従って、ビルでと の固有的なデータ、例えば、順客の要望に応じて 朝の時間帯のみに優先的に1階と3~5階のみを 運転させる等のデータもROMに格納しておかな ければならず、このため、ROMの内容は、ビル ごと及び工事でとに異なり、工場での製造・管理 に手間がかかるという不具合がある。また、E² PROMにはデータしか格納せず、しかもROM には標準的なプログラムとビル固有のプログラム とを混在して格納しなければならないため、RO Mの容量を大きくしたり、ROMの数が増加して しまい経済的でなかった。

また、最近のROM, E² PROMには記憶容 量の大きいものを安価に提供できるようになって

【作 用】

この発明においては、タイマ手段が第2の記憶手段のプログラム実行時間を監視しており、このプログラム実行時間がタイマ手段の設定時間を超えると、第2の記憶手段のプログラムの実行が停止され、第1の記憶手段の制御プログラムでエレベータの運行・管理を実行するようになる。

従って、第2記憶手段のプログラムの異常によってエレベータの運行・管理が不能になることがなく、安全で信頼性の高いエレベータ制御が可能になるほか、信頼性の低い第2の記憶手段(E² PROM)へのプログラムの格納が可能になって、第2記憶手段を有効利用でき、かつ第1記憶手段の小容量化を可能にする。

【実施例】

以下、この発明の一実施例を第1図~第3図について説明する。

第1図は、この発明によるエレベータの制御装 図の基本構成を示すブロック図、第2図は本実施 例を適用したエレベータの概略構成図、第3図は 本実施例における動作説明のフローチャートである。

まず初めに、説明を明確にするために、この一 実施例のエレベータの制御装置を設置したエレベ ータの概略構成を第2図を参照して説明する。

第2 図において、 7 はシーブで、 電動機 8 により駆動されるようになっている。 シーブ 7 には、ローブ 9 が巻き掛けられ、ローブ 9 の一端にはかで 1 0 が連結され、 他端には釣合おもり 1 1 が連結されている。 電動機 8 には、 その回転数に比例して パルス信号を発生するパルスシェネレータ 1 2 が直結されている。

15は三相交流電源で、この三相交流電源15 には、電動機8が電力変換器16及びコンタクタ 17を介して接続されている。

前記エレベータ制御装置14は、乗場呼び又は

停止数等のデータを格納する E ² P R O M 1 3 3 と、制御プログラムをCPU131で実行する上 で必要なデータを一時的にセーブするRAM13 4 と、計数回路 1 3 からの計数値 1 3 a を C P U 131に取り込むための入力装置 135 と、CP Ulaloの演算処理により得られるトルク指令 1 4 a 及びコンタクタON / OF F 指令を出力す るための出力装置 1 3 6 と、E² PROM 1 3 3 で実行されるプログラムの演算時間を計数し、そ の計数値が設定時間を超えるとCPU131に削 り込み信号137aを出力すると共に、出力装置 136に対しリセット指令1376出力する計数 クイマ136と、エレベータの制御プログラムを 一定の時間周期(例えば10msec)で演算さ せるための割り込みをCPU131にかける割り 込みタイマ138とから構成され、これらはパス 139を介してCPU131に接続されている。

次に上述のように構成されたエレベータの制御 装置の動作を第3 図を参照しながら説明する。

制御装置13に電源が投入されると、プログラ

かで呼びを入力してかで10の運行・管理を行う もので、その内部で発生した基準速度指令と計数 値との偏差に基づいてトルク指令14aを電力変 換器16へ出力すると共に、エレベータの起動 / ・ 停止時には、コンタクタ17に対しON / OFF 指令14bを出力するようになっている。

前記電力変換器16は、サイリスタまたはトランジスタ(何れも図示せず)等によって構成され、トルク指令14bに基づいて三相交流電放15の電力を調整して電動機8のトルクと回転数を制御するものである。

ムがスタートレ (ステップS1) 次のステップS 2に移る。ステップS2では、E²PROM20 に異常があるか否かを診断処理し、異常がないと きフラグERを「0」にセットする。このフラグ ERはRAM134に記憶される。そして、次の ステップS3に移り、エレベータの運行・管理を 司る制御プログラムを実行するために必要な初期 設定を行う。ステップS4では、エレベータの運 行・管理を制御する上で必要な標準的最小限の制 御プログラムPRG1が実行される。即ち、制御 プログラムPRG1には、基準速度指令と電動機 8の回転数とから電力変換器16へのフィードバ ック制御量であるトルク指令を演算するプログラ ム,乗場又はかでの呼びに応じて、エレベータを **追行・停止させるための演算や、走行・停止に応** じてコンタクタ 1 1をON/OFF制御するため のコンタクタ指令を放算するプログラム及びェレ ペークの機器の保護やかで9の乗客の安全性を確 保するために必要な安全プログラムなどが含まれ る。

次のステップS5では、フラグERが「0」で あるかを判断して、フラグERが「OIである場 合には、ステップS6に移り、計数タイマ137 のカウントをスタートさせ、次のステップS1に おいて、E² PROM133に格納されたビル固 有のプログラムPRG2を実行する。そして、E ² PROM 1 3 3 に格納されたプログラムPRG 2の実行から終えると、ステップS8に移り、計 数クイマ137のカウントをストップさせる。ス テップS9では、E2PROM133のプログラ ムによる演算時間が設定値(例えば正常時の実行 時間が4msecであれば5msecに設定され ている) 内であるかを判断する。ここで、E²P ROM133の演算時間が設定値内である場合は、 ステップS4に戻り、ステップS4~S8の動作 を繰り返す。また、ステップS9で、E°PRO M20の演算時間が設定値以上と判断した場合は、 ステップS10に進み、フラグERを「1」にセ ットして、E² PROM133が異常であること をRAM134に記憶する。そして、次のステッ

なお、上述した実施例では、ビル固有のオプションプログラムを格納するメモリに E² PROMを使用した場合について説明したが、これに代えて、例えばRAMと電池、または、RAMとコンデンサとの組合せによって構成された CPUからの書き込みが可能なメモリであっても良い。

また、EiPROM内には、エレベータの通常

プ S 1. 1 に おいて、計数タイマ1 3 7 が C P U 1 3 1 に割り込み信号 1 3 7 a を出力し、これにより E P P R O M 1 3 3 を C P U 1 3 1 から電気が実に切解して E P P R O M 1 3 3 のプログラムが実ですると共に、出力装置 1 3 6 に切解して E P R O M 1 3 3 のプログラムが実行されないようにすると共に、出力装置 1 3 6 により するとはより するとにより サービスの B P L C P D B P L C P

従って、上述したような本実施例にあっては、 E² PROM133の制御プログラムに異常が生 じた時は、これをCPU131から電気的に切離 してE² PROMのプログラムが実行されないよ うにし、いずれのエレベークにも適用できる機準

の機能に関与しない故障診断プログラム等を記憶 格納してもよい。

【発明の効果】

以上のように、この発明によれば、いずれのエ レベータにも適用できる標準的な運行・管理のた めの制御プログラム及び速度指令データ等をRO M等の第1の記憶手段に格納し、そしてビル固有 のオプションプログラム及び故障診断プログラム 等のようにエレベータ標準的な運行・管理に必要 でないデータをE2PROM等の第2の記憶手段 に格納しておき、第2の記憶手段のプログラム実 行時間を計数タイマで監視し、そのプログラム実 行時間が設定時間を超えた時、第2の記憶手段の プログラム実行を停止して第1の記憶手段のプロ グラムでエレベータを運行・管理するようにした ので、E2PROMからなる第2の記憶手段の信 類性が低くとも、安全で信頼性の高いエレベータ の運行・管理が可能になると共にE* PROMを 空エリアを生じさせることなく有効に利用でき、 ROMから構成される第1の記憶手段の小容量化

及び低コスト化ができると云う効果がある。

4. 図面の簡単な説明


第1 図はこの発明によるエレベータ制御装置の一実施例を示す基本構成プロック図、第2 図はこの発明によるエレベーク制御装置を適用したエレベークの概略構成図、第3 図は本実施例におけるエレベータ制御装置の動作説明用のフローチャート、第4 図は従来のエレベータの制御装置の基本構成を示すブロック図である。

7 … シーブ、8 … 電動機、10 … か ご、11 … 釣合おもり、12 … パルスジェネレータ、13 … 計数回路、14 … エレベータ 制御装置、16 … 電力変換器、17 … コンタクタ、131 … CPU、132 … ROM (第1の記憶手段)、133 … E²PROM (第2の記憶手段)、134 … RAM、135 … 入力装置、136 … 出力装置、137 …計数タイマ、138 … 割り込みタイマ手段。


なお、図中同一符号は同一又は相当部分を示す。


代理人 大岩增雄

第2図



第1図





1... 2 CPU ROM 4 E* PROM 5 RAM 5